Einführung in
  # die CAD-basierte Realisierung eines Platinenlayouts
  # den CAE-basierten Entwurf eines programmierbaren Logikbausteins (PLD)

Dieses Wahlpflichtmodul HEW richtet sich an:

>= 4. Semester, Studiengang Angewandte Elektrotechnik
>= 4. Semester, Studiengang Angewandte Elektrotechnik kooperativ
>= 4. Semester, Studiengang Elektrotechnik Automation
>= 4. Semester, Studiengang Elektrotechnik Automation kooperativ

Erste Vorlesung im SS-2020:

Mittwoch, 6.5.2020 --- 12:15 Uhr
Raum:  keine Präsenzveranstaltung in B3.0.03RT sondern per "Konferenzsystem" ZOOM.
   Sie benötigen weiterhin ein "Headset" für die online-Kommunikation.

Wer an der Veranstaltung teilnehmen möchte:
# bitte melden Sie sich bei mir (anmelden) bis spätestens 27.4.2020 (Wolfram.Lemppenau@W-HS.de)
# Sie sollten bereit sein, sich die CAD-/CAE-Programme <Cadstar-Express (Zuken)> und <ispLever (Lattice)>
    auf Ihrem Home-Office-Rechner lauffähig zu installieren.
# Am 6.5.2020 werden wir uns erstmalig im "ZOOM"-Vorlesungsraum treffen. Und wir werden an diesem
   Tag die o.g. CAD-/CAE-Programme (plus RT-Labor-Libs) auf Ihren jeweiligen Rechnern installieren.
# Diejenigen, welche sich bis spätestens 27.4. bei mir gemeldet haben bekommen von mir direkte
   Informationen, was von Ihnen noch vor dem 6.5. vorzubereiten wäre (accounts etc.).
Prüfung: ich erwarte regelmäßige Teilnahme/Nacharbeit. Abgabe einer Hausarbeit nach Themenvorgabe.

Wahrscheinlich wird eine Fertigung+Bestückung+Inbetriebnahme der selbst entworfenen Platine
in der Vorlesungszeit des SS2020 nicht möglich sein. Endgültig wissen wir das aber erst zum Ende
der regulären Vorlesungszeit.

Bei weiteren Fragen können Sie mich gerne per email (s.o.) kontaktieren.

mfGrüßen   Lemppenau